중간진입형 시스템 개발에서 역보완 프로세스를 이용한 시험평가방법 연구
A Study On the Test and Evaluation Method for Mid-Entry System Development Using Reverse Repletion Process
- 주제(키워드) 시스템공학 , 시험평가
- 발행기관 아주대학교 대학원
- 지도교수 이재천
- 발행년도 2010
- 학위수여년월 2010. 8
- 학위명 박사
- 학과 및 전공 일반대학원 시스템공학과
- 실제URI http://www.dcollection.net/handler/ajou/000000010999
- 본문언어 한국어
- 저작권 아주대학교 논문은 저작권에 의해 보호받습니다.
초록/요약
본 논문은 기존 시스템의 하부 요소에 대한 개발이나 하부 요소의 하나로 추가되는 신규 요소에 대한 개발 등과 같이, 시스템 계층 구조의 수준에서 상위 계층의수준에 대한 선행 개발이 없이 중간 수준에서 착수된, 즉 중간진입형의 시스템 개발에서 개발된 시스템 요소가 상위 수준으로 통합되어 검증되도록 통합 수준의 시험평가를 수행하기 위한 역보완 프로세스에 관한 것이다. 시험평가는 개발 시스템에 대한 요구사항 만족 여부를 판단하는 매우 중요한 활동이다. 따라서 시험평가는 시스템 개발 초기에 시스템 설계와 함께 요구사항을 기반으로 계획되어야 하며, 시스템 통합 이전에 준비되어야 한다. 또한 통합 및 검증, 확인 단계에서 수행되는 시험평가 활동은 통합 수준의 관점에서 수행되어야 한다. 그동안 국내의 시스템 개발 프로젝트는 주로 선진국의 개발 사례를 중심으로 이미 작동하고 있는 시스템을 대상으로 하는 중간진입 형태의 수행이 많았으며, 시스템의 상위 계층 수준에 대한 개발 초기 단계의 시스템엔지니어링 활동 수행에 투자 가 매우 적었다. 이와 같은 중간진입 유형의 시스템 개발에서는 중간진입의 상위계층 수준에 대한 설계 정보가 미흡하여 개발된 시스템 요소 중심의 시험으로 인한통합 수준의 검증에 어려움이 있다. 이에 따라 설계 변경 및 수정, 재시험 등이 반 복되며, 부분 시험, 중복 시험과 함께 안전 및 일정, 예산, 환경 등과 같은 문제를수반하고 있는 실정이다. 본 논문에서는 이와 같은 중간진입형으로 개발되는 시스템에 대하여 상기와 같은문제를 해결하기 위해 다음과 같은 목표를 설정하였다. 1. 중간진입 수준의 시스템 설계 정보를 바탕으로 상위 계층의 통합 시험평가 수행을 위한 역보완 프로세스 개발 2. 역보완 프로세스를 실제 프로젝트에 적용하여 통합 수준의 시험평가계획 생성및 검증 3. 모델을 기반으로 하는 역보완 프로세스 수행 및 분석 산출물 제시 본 연구에서는 중간진입형의 개발에서 통합 수준의 시험평가를 수행하기 위한 역보완 프로세스를 개발하고, 프로세스 모델과 함께 시험평가 방안을 제시하였다. 또한 철도 통신기반 열차제어(Communication-Based Train Control, CBTC)시스템 개발 프로젝트를 대상으로 개발된 역보완 프로세스를 적용하여 통합시스템 시험평가계획을 생성하였다. 이와 함께 미국 Vitech사의 CORE^(ⓡ) 소프트웨어를 사용하여 관련 모델을 구축하고, 모델을 기반으로 분석 및 프로세스 적용을 수행하였으며 그 산출물을 함께 제시하였다. 생성된 시험평가계획은 미국 국방획득대학의 시험평가관리지침과 비교 평가하였으며, 전반적으로 부합성을 확인하였다. 역보완 프로세스는 시스템엔지니어링 능력모델(SECM) 평가를 통하여 검증하였다. 본 프로세스는 SECM 2 수준으로, 프로세스의 적용 가능성을 내재하고 있는 것으로 평가되었으며,시스템엔지니어링 능력 발휘가 가능한 것으로 해석되었다.본 연구의 성과는 시스템엔지니어링 프로세스를 지원하는 통합 시험평가를 위한 역보완 프로세스를 개발하여, 기존의 철도시스템에 대한 시험평가를 개선한 것이다. 이는 기존 시스템의 하부 요소를 개발하는 프로젝트에 적용하여 통합 시스템에 대한 시험평가 활동을 수행할 수 있다. 아울러 시스템엔지니어링의 중요성을 인식하고 하향식 시스템엔지니어링의 적용 환경 구축에 도움이 되기를 기대한다.
more초록/요약
This dissertation describes a development of reverse repletion process to support to prepare the test and evaluation (T&E) master plan for an integrated system or product on the basis of its requirements at the integrated level during a mid-entry system development. The mid-entry system development is a kind of project which was commenced at the mid level without preceding the higherlevel development of the system from the system hierarchy point of view, such as lower-level or new elements to be added as lower-level elements of an existing system, so on. The process was provided with reverse engineering methodology especially for the case of insufficient higher-level requirements by lack of systems engineering activities in earlier phase of a system development program, it is to support the top-down approach of systems engineering process. The T&E is important part in systems engineering process to assess that the system or product meets its requirements and adapts to customer need. It must be prepared on the basis of system requirements in conjunction with system design in earlier phase of development. However, many of system development programs are conducted in the situation of not ensuring explicit requirements by lack of systems engineering activities, lack of customers participation, inadequate project plan, etc. in earlier phase of the program. This makes the integrated-level requirements difficult to reflect sufficiently to the integrated system T&E activities at the phase of integration, verification and validation. The integrated T&E is conducted by experiences, studies of other cases, or substitution for the test of lower-level systems. Those result in partial verification with no confidence that tested at all points, duplication with lower-level system test, and lead to restriction of test activities, delay of the schedule, excess of cost, etc. with insufficient provision of test. The system development which was initiated with insufficient information of higher level on the system life cycle, is assumed as mid-entry phase which entered at the interim of the system life cycle. It is defined as a system development at min-entry phase in this dissertation. And the goals to resolve the problems above were established as following: 1. development of reverse repletion process to ensure the improved test and evaluation plan based on the integrated-level requirements at mid-entry phase of system development 2. generation of test and evaluation plan through applying reverse repletion process to a real project 3. presentation of products by a computer-aided systems engineering tool The process was developed with the integrated test and evaluation plan of railway Communication-Based Train Control (CBTC) System as a subject of this study. And analysis and implementation was performed with CORE of computer-aided systems engineering tool provided by Vitech company in U.S.A. The process was reviewed by systems engineering capability model (SECM) The result of this study is the development of the process to ensure the integrated-level test and evaluation plan through capturing system requirements of the higher level on the basis of the lower-level system information. This led to reflect the integrated-level system requirements to the test and evaluation plan. This is to support the test and evaluation with improved plan for the project at mid-entry phase of system development, and is also anticipated to serve as a stepping-stone for the improvement of systems engineering environment to be applied.
more목차
제1장 서론 1
제1절 연구 배경 및 목표 1
제1항 연구 배경 1
제2항 연구 목표 3
제2절 연구 범위 및 방법 5
제1항 연구 범위 5
제2 항 연구 방법 6
제3절 논문의 구성 9
제2장 이론적 배경 및 연구 동향 10
제1절 시스템 개발 실태 10
제1항 중간진입형의 시스템 개발 10
제2항 시험평가 계획 및 수행 14
제2절 철도 CBTC 시스템 개발 프로젝트 사례 20
제1항 철도 CBTC 시스템 개요 20
제2항 프로젝트 현황과 문제점 31
제3항 시스템 개발 비교 36
제3절 시스템 개발과 시험평가 41
제1항 시스템엔지니어링 시험평가 프로세스 41
제2항 시험평가 현황 및 문제점 43
제3장 역보완 프로세스 개발 44
제1절 역보완 프로세스 개념 44
제1항 역보완 프로세스의 정의 44
제2항 역보완 프로세스 적용 범위 44
제2절 적용 방법론 45
제1항 접근 방안 45
제2항 선행연구 분석 46
제3절 역보완 프로세스 모델 53
제1항 역보완 프로세스 구성 53
제2항 역보완 프로세스 수행 과정 55
제3항 역보완 프로세스 활동 56
제4장 역보완 프로세스 적용 66
제1절 역보완 프로세스 적용 방향 66
제2절 역보완 프로세스 적용 결과 67
제1항 제 1단계 적용 : 설계모델 67
제2항 제 2단계 적용 : 운용모델 74
제3항 제 3단계 적용 : 통합모델 77
제5장 연구결과 검증 86
제1절 역보완 프로세스 평가 86
제1항 시스템엔지니어링 능력모델(SECM) 87
제2항 역보완 프로세스 모델 검증 93
제2절 통합시험평가계획서 평가 95
제6장 결론 96
제1절 연구결과 및 결론 96
제2절 결과 평가 및 향후 과제 98
참고문헌 101
Abstract 113
부록 116
