ELECTRICAL CROSSTALK REDUCTION IN HIGH SENSITIVITY MIXED-MODE SIP AND SOC
- 주제(키워드) electrical crosstalk , 고속 데이터 , 멀티미디어
- 발행기관 아주대학교 대학원
- 지도교수 이해영
- 발행년도 2008
- 학위수여년월 2008. 2
- 학위명 박사
- 학과 및 전공 일반대학원 전자공학과
- 본문언어 영어
초록/요약
Electrical crosstalk is important for both the system-in-a-package (SIP) and system-on-a-chip (SOC) applications because it possesses a key technology for mixed-mode circuits. I characterized the electrical crosstalk phenomena in several devices, including a 1.25 Gb/s optoelectronic (OE) full-triplex transceiver (triplexer) module SIP, a 1.25 Gb/s OE monolithic bi-directional (M-BiDi) SOC, and a mm-wave SOC, and I have proposed a scheme to suppress electrical crosstalk.Electrical crosstalk is important for both the system-in-a-package (SIP) and system-on-a-chip (SOC) applications because it possesses a key technology for mixedmode circuits. I characterized the electrical crosstalk phenomena in several devices, including a 1.25 Gb/s optoelectronic (OE) full-triplex transceiver (triplexer) module SIP, a 1.25 Gb/s OE monolithic bi-directional (M-BiDi) SOC, and a mm-wave SOC, and I have proposed a scheme to suppress electrical crosstalk. First, the 1.25 Gb/s OE triplexer module SIP with planar-lightwave-circuits (PLC) was designed and fabricated for fiber-to-the-home (FTTH) services according to gigabit/ethernet-passive optical networks (G/E-PONs) standards. Low electrical crosstalk is critical for reliable operation of the 1.25 Gb/s OE triplexer module SIP. It has been intensively investigated because electrical crosstalk on a resistive silicon substrate is more serious than that on a dielectric substrate. The transmitter and receiver performances satisfied their specifications defined in the standards. The proposed module layout has a convenient design convenience and greatly reduces the silicon substrate size (about 50 %). Using the proposed layout, the 1.25 Gb/s OE triplexer module SIP was fabricated with electrical and mechanical packaging technologies with low electrical crosstalk design and passive alignment method. It was then verified its validity by dynamic performance including the bit error rate (BER) and an eye diagram. The reduction of electrical crosstalk is also one of the key technologies in design and fabrication of mixed-mode SOCs like the 1.25 Gb/s OE M-BiDi SOC for 1.25 Gb/s FTTH services and the mm-wave SOC for 60 GHz wireless personal area network (60 GHz WPAN SOC). This is because it has become more important to increase SOC reliabilities such as receiver sensitivity and BER. Electrical crosstalk in these SOCs many occurs because of the substrate coupling effects. To reduce electrical crosstalk, I analyzed and measured the substrate coupling effects with various isolation techniques, such as a trenched and implanted structure. To satisfy the signal-to-noise ratio (SNR) of the mixed-mode SOCs, including the 1.25 Gb/s OE M-BiDi SOC and 60 GHz WPAN SOC, the implanted structure has the lower substrate coupling effects than the others based on analytical and measured results. I also derived equivalent circuits, which can be helpful in the design and fabrication of the 1.25 Gb/s OE M-BiDi SOC and 60 GHz WPAN SOC. Consequently, I analyzed and measured electrical crosstalk phenomena to increase the stability of the module SIP and SOC, and proposed electrical crosstalk suppression methods such as the dummy ground structure and the implant isolation technique.
more초록/요약
정보통신 기술의 발달로 인한 수신 영역 (Coverage)의 확대 및 고속 데이터 송수신 요구와 멀티미디어 기능이 소형 다기능 기기에 대한 요구로 인하여 높은 수신감도를 갖는 SIP (system-in-a-package)와 SOC (system-on-a-chip)의 개발에 대한 요구가 증대되고 있다. SIP와 SOC는 디지털 신호 처리부, 아날로그 신호 처리부, 고주파 신호 처리부, 그리고 광전 신호 처리부 등이 동일한 기판상에 고밀도로 집적되어 혼합 모드 (mixed-mode) 집적회로를 형성한다. 고속 고밀도 혼합 모드 SIP 와 SOC의 동작 신뢰성 및 높은 수신감도 확보를 위하여 정확한 전기적 혼신의 해석 및 감소 방법에 대한 연구는 필수적이다. 따라서 본 논문에서는 고속 기간망 (FTTH : Fiber-To-The- Home) 구성의 핵심 부품인 1.25 Gb/s 광전 트라이플렉서 모듈 SIP와 1.25 Gb/s 광전 양방향 트랜시버 SOC, 그리고 2 Gb/s의 초고속 무선 통신을 위한 60 GHz WPAN (wireless personal area network) SOC 등에서의 전기적 혼신 현상을 분석하였다. 또한, 상기한 SIP와 SOC의 신뢰성 및 높은 수신감도 확보를 위한 전기적 혼신 저감 방법을 제안하였다. FTTH 구현을 위한 기가비트/이더넷 수동 광 네트워크 (Gigabit/Ethernet-Passive Optical Netweks : G/E-PONs)의 가입자용 (Optical Network Unit : ONU)용 PLC (planar-lightwave-circuit)와 레이저 다이오드 (LD), 디지털 포토 다이오드 (DPD), 아날로그 포토 다이오드 (APD)의 광소자 가 Si 기판상에 집적된 1.25 Gb/s 광전 트라이플렉서 모듈 SIP와 InP 기판상에 LD와 DPD의 광소자가 단일 집적된 1.25 Gb/s 광전 M-BiDi (monolithic bi-directional transceiver) SOC의 경우, 전기적 혼신 감소는 수신감도 및 동작 신뢰성 확보를 위한 핵심적인 요소이다. 따라서 1.25 Gb/s 광전 트라이플렉서 모듈 SIP와 1.25 Gb/s 광전 M-BiDi SOC의 전기적 혼신 감소를 위하여 본 논문에서는 가상 접지선 (dummy ground line)의 구성과 소자간격 200 μm 및 임플란트 영역 20 160 μm 의 임플란트 조건을 각각 제안하였다. 측정 및 해석결과, 가상 접지선이 적용된 1.25 Gb/s 광전 트라이플렉서 모듈 SIP와 임플란트 절연 방법이 적용된 1.25 Gb/s 광전 M-BiDi SOC는 LD와 DPD, DPD와 APD 사이의 전기적 혼신이 -86 dB를 유지할 수 있으므로 IEEE 802.3 ah와 ITU-T 983.3 등의 규격의 -26 dBm (@ Bit error rate = 10-10)을 만족할 수 있음을 확인하였다. 또한, 400 μm이상의 소자간격과 20 μm의 임플란트 영역을 갖는 경우, 1.25 Gb/s 광전 M-BiDi SOC에 적용된 임플란트 방법은 RF SOC의 전기적 혼신 저감을 위한 설계 및 공정에 사용할 수 있음을 확인하였다. 본 논문에서 제안된 전기적 혼신 저감 방법을 적용하여 1.25 Gb/s 광전 트라이플렉스 모듈 SIP를 제작하고 모듈의 동적 특성 (dynamic performance) 측정을 통하여 모듈의 수신감도와 본 논문에서의 전기적 혼신 해석 방법의 유효성을 확인하였다. 초고속 무선 통신 네트워크 구현을 위한 2 Gb/s 이상의 무선 전송 속도를 갖는 60 GHz 대역 WPAN SOC의 전기적 혼신 저감 연구는 60 GHz WPAN SOC의 높은 수신감도와 동작 신뢰성을 확보하기 위한 필수 161 요소이다. SOC의 전기적 혼신은 주로 기판상의 누설 전자파의 영향으로 발생한다. IEEE 802.15 TG 3c는 10-4 BER에서 2 Gb/s의 전송속도와 수신감도를 만족하기 위한 OFDM (orthogonal frequency division multiplexing) 방식의 60 GHz 대역 WPAN을 제안하였다. IEEE 802.15 TG 3c에서 제안된 규격을 만족하기 위한 60 GHz WPAN SOC의 전기적 혼신은 -55.25 dB 이하가 되어야 한다. -55.25 dB 이하의 전기적 혼신 레벨을 만족시키기 위하여 본 논문에서는 InP 기판상에 트랜치 (tench) 를 형성하였을 경우와 임플라트 공정을 수행하였을 경우의 전기적 혼신을 분석하였다. 측정 및 분석 결과, 200 μm의 소자간격과 20 μm의 임플란트 영역의 임플란트 조건에서 60 GHz 대역 WPAN SOC의 전기적 혼신이 IEEE 802.15 TG 3c의 요구사항을 만족시킬 수 있음을 확인하였다. 또한, 측정 및 해석 결과를 이용하여 60 GHz 대역 WPAN SOC 설계 및 공정을 위하여 임플란트 조건에 따른 등가회로를 추출하였다. 본 논문에서는 혼합 모드 SIP와 SOC에 대한 전기적 혼신의 정확한 분석 방법과 전기적 혼신 저감 방법을 제안하였으며, 측정을 통하여 제안된 방법의 효율성을 검증하였다. 따라서 본 논문의 전기적 혼신 분석 방법은 높은 수신감도 및 동작 신뢰성을 갖는 SIP와 SOC 설계를 위한 기본 자료로서 활용이 가능하다.
more목차
I. INTRODUCTION = 1
II. THEORY AND MOTIVATION = 20
A. Electromagnetic Compatibility and Interference = 20
1. ASPECTS OF ELECTROMAGNETIC COMPATIBILITY AND INTERFERENCE = 20
2. THE PAST AND THE PRESENT OF EMC/EMI = 26
3. ELECTRICAL CROSSTALK THEORY = 29
B. Motivation = 42
III. PLANNING AND ANALYSIS OF ELECTRICAL CROSSTALK IN HIGH SENSITIVITY CIRCUITRY = 44
A. Introduction = 44
B. 1.25 Gb/s OE Triplexer Module SIP for G/E-PONs = 46
1. BACKGROUND = 46
2. PLANNING AND ANALYSIS FOR ELECTRICAL CROSSTALK REDUCTION = 50
C. 1.25 Gb/s OE M-BiDi SOC for G/E PONs = 59
1. BACKGROUND = 59
2. PLANNING AND ANALYSIS FOR ELECTRICAL CROSSTALK REDUCTION = 60
D. mm-Wave SOC for 60 GHz WPAN = 63
1. BACKGROUND = 63
2. PLANNING AND ANALYSIS FOR ELECTRICAL CROSSTALK REDUCTION = 64
IV. DESIGN AND MEASUREMENT RESULTS = 69
A. Introduction = 69
B. 1.25 Gb/s OE Triplexer Module SIP for G/E-PONs = 73
1. ELECTRICAL CROSSTALK DESIGN RESULTS = 73
2. ELECTRICAL CROSSTALK MEASUREMENT RESULTS = 84
3. MODULE SIP FABRICATION AND PERFORMANCE = 91
C. 1.25 Gb/s OE M-BiDi SOC for G/E PONs = 108
1. ELECTRICAL CROSSTALK DESIGN RESULTS = 108
2. ELECTRICAL CROSSTALK MEASUREMENT RESULTS = 111
D. mm-Wave SOC for 60 GHz WPAN = 119
1. ELECTRICAL CROSSTALK DESIGN RESULTS = 119
2. ELECTRICAL CROSSTALK MEASUREMENT RESULTS = 121
V. CONCLUSION = 129
VI. BIBLIOGRAPHY = 133
VITA = 154
LIST OF PUBLICATIONs = 155
ABSTRACT IN KOREAN = 158
ACKNOWLEDGEMENTS IN KOREAN = 163
