전원 무결성과 EMI 억제를 고려한 이더넷·광통신 이중 인터페이스 PCB 설계 기법
Ethernet·Optical Communication Dual Interface PCB Design Scheme for Power Integrity and EMI Suppression
- 주제(키워드) 전원 무결성 , EMI , 이더넷 , 광통신 , PCB 설계
- 주제(DDC) 621
- 발행기관 아주대학교 IT융합대학원
- 지도교수 주인찬
- 발행년도 2026
- 학위수여년월 2026. 2
- 학위명 석사
- 학과 및 전공 IT융합대학원 IT융합공학과
- 실제URI http://www.dcollection.net/handler/ajou/000000035502
- 본문언어 한국어
- 저작권 아주대학교 논문은 저작권에 의해 보호받습니다.
목차
I. 서론 1
1.1 연구 배경 및 필요성 1
1.2 연구 범위 2
1.3 논문의 구성 3
II. 관련 이론 4
2.1 EMI(Electromagnetic Interference)의 개념과 영향 4
2.2 전원 무결성 PI(Power Integrity)의 개념과 영향 6
2.3 이더넷광통신 시스템에서 발생하는 EMI 경로 및 주요 원인 8
2.4 기존 EMI 및 PI의 개선 방법과 한계 10
III. 제안 설계 기법 11
3.1 제안 기법의 설계 개요 11
3.2 SSC 기반 EMI 저감 원리 12
3.3 스너버 회로 기반 PI 개선 원리 13
3.4 적용 프로세스 및 설계 고려사항 14
IV. PCB 설계 개요 15
4.1 시스템 요구 사항 정의 15
4.2 이중 인터페이스 PCB 구조 설계 16
4.3 스너버 회로 설계 20
4.4 클록 기반 EMI 저감을 위한 SSC 적용 개요 22
4.5 시뮬레이션 결과 24
V. PCB 설계 결과 28
5.1 측정 환경 및 조건 28
5.2 EMI 측정 결과 31
5.3 전원 무결성(PI) 측정 결과 32
5.4 신호 무결성(SI) 측정 결과 34
VI. 결론 37
참고문헌 39
