반도체 Fab에서의 사이클 타임 예측 기반 변동성 최소화를 위한 디스패칭
Dispatcing for minimizing variability based on cycle time prediction in Semiconductor Fabs
- 주제(키워드) 반도체 FAB 디스패칭 , 반도체 FAB Lot 할당 , FAB 시뮬레이션 , 대규모 반도체 운영 최적화
- 주제(DDC) 658.5
- 발행기관 아주대학교 일반대학원
- 지도교수 박상철
- 발행년도 2025
- 학위수여년월 2025. 8
- 학위명 석사
- 학과 및 전공 일반대학원 산업공학과
- 실제URI http://www.dcollection.net/handler/ajou/000000035181
- 본문언어 한국어
- 저작권 아주대학교 논문은 저작권에 의해 보호받습니다.
초록/요약
본 연구는 제품 다양성과 공정·물류 변동성이 특히 큰 대형 반도체 FAB 환경에서, 사이클 타임 예측을 기반으로 변동성을 능동적으로 제어하는 새로운 잡 디스패칭 방법을 제안한다. 반도체 FAB은 수백 개의 공정과 설비 가 유기적으로 연결되어 있고, 웨이퍼의 다층 레이어 작업을 위한 재진입 (re-entrant) 흐름과 복잡한 공정 제약이 공존함으로써 사이클 타임, WIP 수 준, 그리괴 지연 변동성이 심화된다. 이에 본 연구에서는 매일 갱신되는 사이클 타임 예측치를 기반으로 Lot별 처리 우선순위를 동적으로 조정하며, 예측치가 사전에 설정한 적정 사 이클 타임을 벗어나지 않도록 제어하는 방법을 제안한다. 특히, 우선순위 경쟁 에서 장기간 밀려 지연되는 Lot에는 EWMA(지수 가중 이동평균) 기반 가중 치를 부여하여 변동성 완화 효과를 강화한다. 이를 DEVs 기반 시뮬레이터(PINOKIO)를 활용하여 다품종 소량생산 환경에서 실험한 결과, 기존 룰 대비 사이클 타임의 변동성을 감소시킬 뿐만 아니라 평균 사이클 타임 및 평균 WIP도 동시에 줄였다. 또한 병목 공정의 WIP 수준이 낮아지고, 납기 준수율이 향상되어 생산 계획의 신뢰성을 확보하 였다. 본 연구에서 제안한 디스패칭 방법은 병목 현상 완화를 통한 설비 가 동률 향상, WIP 변동성 감소에 따른 재고 비용 및 품질 저하 위험 경감, 그리 고 사이클 타임 안정화를 통한 납기 만족도 및 생산 계획의 신뢰성 개선이라 는 실질적 이점을 제공함으로써, 대형 반도체 FAB의 생산 평준화 및 효율성 제고에 기여할 것으로 기대된다. 주제어: 반도체 FAB 디스패칭, 반도체 FAB Lot 할당, FAB 시뮬레이션, 대규모 반도체 운영 최적화
more초록/요약
This study proposes a novel job-dispatching method that actively controls variability based on cycle-time prediction in large-scale semiconductor FAB environments characterized by high product diversity and significant process and logistics fluctuations. A semiconductor FAB comprises hundreds of interlinked process steps and tools, and features re-entrant flows for multi-layer wafer processing alongside complex process constraints, all of which exacerbate variability in cycle time, WIP levels, and delay fluctuations. The proposed method dynamically adjusts each lot’s processing priority on a daily basis using updated cycle-time forecasts, ensuring that predicted values do not deviate beyond a predefined target cycle time. To further mitigate variability, lots that have been repeatedly deprioritized and delayed receive additional weighting based on an exponentially weighted moving average (EWMA) of their predicted cycle times. Simulation experiments conducted in a low-volume/high-mix production setting using the PINOKIO DEVs (discrete-event simulator) demonstrate that our method not only reduces cycle-time variability compared to conventional dispatching rules but also lowers average cycle time and average WIP. Furthermore, it decreases WIP levels at bottleneck stages and improves on-time delivery performance, thereby enhancing the reliability of production scheduling. By alleviating bottlenecks to boost equipment utilization, reducing WIP variability to cut inventory costs and quality risks, and stabilizing cycle times to raise delivery performance and scheduling confidence, the proposed dispatching method offers tangible operational benefits. It thus holds promise for achieving production leveling and improving overall efficiency in large-scale semiconductor FAB operations.
more목차
제1장 서론 1
제1절 연구 배경 1
제2절 반도체의 생산 및 제조 시스템 3
제3절 문제 정의 8
제4절 연구 목적 10
제2장 기존 연구 11
제1절 FAB 상황을 반영한 디스패칭에 관한 연구 11
제2절 생산 변동성 완화 및 평준화 관련 연구 13
제3절 사이클 타임 예측 관련 연구 16
제3장 생산평준화 기반 디스패칭 방법 18
제1절 사이클 타임 예측 모델 18
제2절 Dispatching 대상 Lot 선정 방법 19
제4장 실험 환경 구축 24
제1절 반도체 FAB 테스트베드 24
제2절 시뮬레이터 28
제3절 디스패칭 운영 로직 29
제4절 실험 환경 32
제5절 실험 결과 33
제5장 결론 40
참고문헌 (Bibliography) 41
영문요약 (Abstract) 46
