동적 전류 생성기를 이용한 저전력 LDO 레귤레이터 회로 설계
Design of Low Power LDO Regulator with Dynamic Current Generator
- 주제(키워드) RF 에너지 하베스팅 , 전력 관리 , 저전력 회로 , LDO , LDO 레귤레이터
- 주제(DDC) 621.381
- 발행기관 아주대학교 일반대학원
- 지도교수 권익진
- 발행년도 2025
- 학위수여년월 2025. 8
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 실제URI http://www.dcollection.net/handler/ajou/000000034994
- 본문언어 한국어
- 저작권 아주대학교 논문은 저작권에 의해 보호받습니다.
초록/요약
본 논문에서는 RF 에너지 하베스팅에 의해 전원이 공급되는 초저전력 IoT 응용을 위한 출력 커패시터 없는(Output-Capacitor-Less, OCL) 저강하 전압 레귤레이터(Low-Dropout Regulator, LDO)를 제안한다. 대기 전류(quiescent current)를 줄이기 위해 부하 전류에 따라 자동으로 조절되는 적응형 바이어스(adaptive quiescent current biasing) 기법을 적용하여 유휴 모드(idle mode)에서의 정적 소비 전류를 최소화하였다. 또한, 출력 커패시터가 없는 구조에서 안정성을 확보하고 온칩 구현을 지원하기 위해 이중 패스 트랜지스터 구조를 도입하였다. 저전력 조건에서 발생하는 열악한 부하 과도 응답 성능을 극복하기 위해, 본 논문에서는 동적 전류 생성기(Dynamic Current Generator, DCG)를 함께 제안하였다. 제안된 DCG 는 부하 전류 변화에 따라 출력 전압의 변동을 감지하고 순간적인 전류를 공급함으로써, 정적 전력 소모를 증가시키지 않으면서도 과도 응답 성능을 향상시킨다. 특히, 기존 방식들이 언더슈트(undershoot)만을 개선하는 데에 집중한 것과 달리, 본 논문에서는 오버슈트(overshoot) 상황에서도 동작하는 동적 전류 경로를 구현함으로써 전압 복원 속도 및 안정성을 크게 개선하였다. 제안된 LDO 레귤레이터는 1.2 V 입력 전압에서 동작하며, 10 pF 의 소형 출력 커패시터만으로 1 V 의 안정된 출력 전압을 제공한다. 0~10 mA 의 부하 전류 범위에서 동작이 가능하며, 대기 전류는 최소 100 nA 에서 최대 33 μA 수준으로 유지된다. 포스트 레이아웃(post-layout) 시뮬레이션 결과, 언더슈트는 294 mV, 오버슈트는 176 mV 로 측정되었으며, 각각의 세틀링 타임은 334 ns 및 303 ns 로 나타났다. 이러한 결과는 정지 소비 전류의 최소화와 과도 응답 성능의 개선이라는 상충 관계를 동시에 해결함으로써, 제안된 회로가 전력 제약이 엄격한 환경에서도 우수한 성능을 발휘함을 입증한다. 본 설계는 0.589 ps 의 성능 지수(Figure of Merit, FoM)을 달성하였다. 주제어: RF 에너지 하베스팅, 전력 관리, 저전력 회로, LDO, LDO 레귤레이터
more초록/요약
In this paper, an output capacitor-less low-dropout regulator is proposed for ultra-low-power IoT applications supplied by RF energy harvesting. To lower quiescent current, an adaptive quiescent current biasing scheme is adopted to minimize static current consumption during idle mode. A dual pass transistor structure is also adopted to ensure stability under low quiescent current conditions for output-capacitor-less architecture to support on-chip integration. To overcome the problem of poor load transient performance in low quiescent current operation, a dynamic current generator is proposed. This DCG supplies instantaneous current during load transients to improve transient response without increasing static power consumption. The proposed DCG improves the load transient performance by generating dynamic current to improve not only undershoot but also overshoot that occurs during load transient operation. The proposed LDO operates with an input voltage of 1.2 V and delivers a 1 V regulated output using only a 10 pF output capacitor. It supports a load current range of 0–10 mA while maintaining a quiescent current between 100 nA and 33 μA. Post-layout simulation results show an undershoot of 294 mV and an overshoot of 176 mV, with corresponding settling times of 334 ns and 303 ns. By simultaneously reducing quiescent current and enhancing transient response, a figure of merit of 0.589 ps is achieved, demonstrating the high performance of the proposed design under tight power constraints.
more목차
제 1 장. 서 론 1
1.1. RF 에너지 하베스팅 1
1.2. RF 에너지 하베스팅을 위한 LDO 레귤레이터 2
제 2 장. 선행 기술이 적용된 LDO 레귤레이터 3
제 3 장. 제안하는 LDO 레귤레이터 설계 5
3.1. 제안하는 회로의 블록 선도 5
3.2. 제안하는 LDO 레귤레이터의 회로도 7
3.3. 적응형 대기 전류 9
3.4. 동적 전류 생성기 10
3.5. 안정도 응답 특성 분석 24
제 4 장. 칩 구현 및 시뮬레이션 결과 32
4.1. 제안하는 회로의 레이아웃 32
4.2. 로드 레귤레이션 33
4.3. 라인 레귤레이션 34
4.4. 전원 잡음 제거 특성 35
4.5. 과도 응답 특성 36
4.6 공정 편차에 따른 시뮬레이션 결과 39
제 5 장. 결 론 48
참 고 문 헌 49
Publications 53
Abstract 54
