ZAZ 구조의 다중 스택 전하 트랩 층을 활용한 Enhancement mode GaN HEMT
- 주제(키워드) Charge trap layer , GaN HEMT , Gate insulator , Vth engineering , Enhancement mode
- 발행기관 아주대학교 일반대학원
- 지도교수 김장현
- 발행년도 2025
- 학위수여년월 2025. 2
- 학위명 석사
- 학과 및 전공 일반대학원 지능형반도체공학과
- 실제URI http://www.dcollection.net/handler/ajou/000000034646
- 본문언어 한국어
- 저작권 아주대학교 논문은 저작권에 의해 보호받습니다.
초록/요약
본 논문에서는 GaN 기반 High Electron Mobility Transistor (HEMT) 위에 ZrO2/Al2O3/ZrO2 (ZAZ) 구조의 charge trap layer (CTL) 박막을 증착하고 이를 적용하 여 소자의 전기적 특성을 심층적으로 분석하였다. HEMT의 채널 형성 방식은 기존 Si 기 반 소자들과는 근본적으로 다르다. Si 소자는 강반전 (inversion)을 이용하여 채널을 형성 하지만, HEMT는 GaN/AlGaN 계면에서 생성되는 이차원 전자 가스 (two-dimensional electron gas, 2DEG)를 기반으로 동작한다. 그러나 2DEG 채널은 AlGaN/GaN 계면에서 형성되는 특성상 게이트 전극과의 물리적 거리가 멀기 때문에 게이트 통제성이 저하되며, 그 결과 임계 전압 (threshold voltage, Vth)이 매우 낮다는 문제가 발생한다. 낮은 Vth 특 성을 개선하기 위해 다양한 접근법이 제안되어 왔다. 대표적으로 플루오린 (F-도핑), 트렌 치 게이트 구조, CTL 적용, P-GaN 게이트 도입 등 여러 기술을 활용한 Vth 엔지니어링 연 구가 활발히 진행되고 있다. 본 연구에서는 CTL을 기반으로 한 기술적 접근을 통해 Vth를 효과적으로 제어하고 원하는 수준으로 이동시킬 수 있는 방안을 제시하고자 한다. 특히 기 존의 reference 구조에서 사용되는 CTL은 프로그램 전압 대비 효율이 낮고 전하 유지력 (charge retention)이 부족하다는 단점을 가지고 있다. 이러한 문제를 해결하기 위해 본 연구에서는 ZAZ 구조의 CTL 박막을 새롭게 도입하고 이를 활용하여 기존 구조의 한계를 극복하고자 한다. ZAZ 구조는 기존 CTL 대비 우수한 전하 트래핑 및 유지 성능을 제공할 것으로 기대되며, 본 연구는 이를 실험적으로 검증하고 개선된 CTL 구조가 HEMT 소자의 성능 향상에 미치는 영향을 제시하는 것을 목표로 한다. 주제어: Charge trap layer, GaN HEMT, Gate insulator, Vth engineering, Enhancement mode
more목차
제 1 장 . 서 론 1
제 1절 GaN device introduction 1
제 2절 HEMT normally off 동작의 필요성 4
제 3절 E-mode HEMT 구현을 위한 다양한 연구 8
제 2장. Silicon과 GaN HEMT에서의 CTL charge trap 방식 15
제 1절 Silicon 에서의 CTL program 방식 15
제 2절 HEMT 에서의 CTL program 방식 17
제 3장 . ZrO2 기반 CTL의 최적화 19
제 1절 ZrO2의 트랩 최적화 필요성 19
제 2절 실험방법 및 결론 21
제 4장. ZAZ CTL 기반 E-mode HEMT의 성능 분석 28
제 1절 ZAZ CTL 기반 HEMT 공정과정 28
제 2절 ZAZ CTL 기반 E-mode HEMT 측정결과 및 분석 30
제 5장. 결론 44
참고 문헌 46
