검색 상세

반금속 NiSe2의 금속 유도 갭 상태 억제를 활용해 벌크 WSe2와 p형 오믹 접촉 형성

P-type ohmic contact formation on bulk WSe2 using semimetal NiSe2 by inhibiting metal induced gap state

초록/요약

금속과 반도체의 접촉 시 발생되는 Fermi level pinning effect (FLP)는 금속의 일함수에 상관없이 동일한 위치에 페르미 준위 평형을 형성합니다. 이로 인해 금속 전극의 일함수를 조절하여 접점의 Schottky barrier height (SBH)를 변경하는 것이 어렵고, 이렇게 형성된 의도치 않은 SBH는 소자의 성능에 악영향을 미칩니다. 실리콘을 대체하기위해 연구되고 있는 2D Transition metal dichalcogenides (TMDC)에서는 이러한 FLP의 문제가 더욱 크게 나타나고 있어, TMDC에서 FLP를 억제하기 위한 연구가 활발하게 진행되고 있습니다. 최근에는 Semimetal을 활용한 FLP억제가 많은 관심을 받고 있습니다. 하지만 높은 일함수의 semimetal은 기판위에 직접 합성이 어려워 전극의 전사과정이 필요하고, 반도체 공정의 배선형태로 성형하는 것이 어렵습니다. 이러한 한계점을 해결하기 위해 우리의 연구에서는 co-evaporation을 활용하여 기판위에 높은 일함수를 가진 NiSe2를 패턴 된 형태로 합성하는 방법을 고안하였습니다. 합성된 NiSe2는 XRD, Raman, XPS를 통해 산화 및 오염없이 화학 양론적으로 정확하게 성장하였음을 확인하였고, UPS, Hall measurement를 통해 5.53 eV의 높은 일함수를 가지며 전극으로 활용하기에 우수한 전기적 특성을 지니는 것을 확인했습니다. 이후 합성된 NiSe2를 활용해 WSe2와 back gate field effect transistor를 제작하여 소자의 전송특성을 분석하였습니다. Variable temperature transport study, Kelvin probe force microscopy (KPFM), Scanning photocurrent microscopy (SPCM)을 통해 0 hole SBH, p형 옴 접촉 형성을 확인해, semimetal NiSe2를 활용하여 효과적으로 FLP가 억제되었음을 확인하였습니다. 우리의 연구는 FLP억제를 위한 semimetal의 일함수 제한을 해결하고, 기판위에 직접 배선형태로 합성하여 반도체 공정에 semimetal을 활용할 수 있는 가능성을 제시합니다.

more

목차

1. 서론 1
2. 이론적 배경 4
2.1 Transition metal dichalcogenides (TMDC) 4
2.2 Fermi level pinning effect (FLP) 6
2.3 Semimetal NiSe2 10
2.4 NiSe2를 활용한 MIGS 억제 원리 13
3. 실험방법 16
3.1 합성법 (Co-evaporation) 16
3.2 소자 제작 방법 20
3.3 분석 방법 22
3.3.1 X-ray diffraction (XRD) 22
3.3.2 Raman 23
3.3.3 X-ray photoelectron spectroscopy (XPS) 23
3.3.4 Ultraviolet photoelectron spectroscopy (UPS) 24
3.3.5 Hall measurement 25
3.3.6 Variable temperature transport study 26
3.3.7 Kelvin probe force microscopy (KPFM) 27
3.3.8 Scanning photocurrent microscopy (SPCM) 28
4. 결과 및 고찰 29
4.1 합성된 NiSe2의 특성화 29
4.2 합성된 NiSe2의 전극 특성 평가 33
4.3 NiSe2-WSe2 소자의 SBH 분석 36
4.4 바이어스와 빛에 따른 계면 전송특성 분석 39
4.5 소자의 photoelectronic 특성평가 42
5. Conclusion 45
참고 문헌 47

more