확장 게이트 구조의 접합이 없는 터널 전계 효과 트랜지스터
Junctionless tunnel field-effect transistor with extended gate structure
- 주제(키워드) junctionless tunnel field-effect transistors , reconfigurable TFET
- 주제(DDC) 621.381
- 발행기관 아주대학교
- 지도교수 김상완
- 발행년도 2022
- 학위수여년월 2022. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 실제URI http://www.dcollection.net/handler/ajou/000000031836
- 본문언어 한국어
- 저작권 아주대학교 논문은 저작권에 의해 보호받습니다.
초록/요약
Tunnel field-effect transistor는 60 mV/decade 이하의 subthreshold swing (SS)을 구현할 수 있기 때문에 기존 metal-oxide-semiconductor FET (MOSFET) 기술을 계승 및 보완할 수 있는 차세대 저전력 반도체 소자로 많은 관심을 받고 있다. TFET의 즉각적인 complementary MOS (CMOS) 기술 도입을 위해서는 최신 MOSFET 기술인 FinFET과 구조적으로 유사해야 함은 자명하다. 동시에, TFET의 전기적 특성은 source-channel 접합에 크게 영향을 받는데, junctionless TFET은 이온 주입(ion implantation) 공정 대신에 전기적으로 유도된 pn 접합을 이용하기 때문에 공정 제약에서 비교적 자유로운 장점을 가지고 있다. 즉, fin 구조의 JL-TFET은 초저전력 반도체 소자로서 가능성이 크기 때문에 많은 연구가 진행되고 있다. 그러나 fin 형태의 채널 형성 과정에서 식각 변동(etching variation)에 의한 fin 경사 변동(fin slope variation)이 발생할 수 있으며, 이로 인해 fin 상부에 비해 하부의 폭이 넓어질 경우 게이트 장악력이 약화되어 SS가 열화된다. 따라서 본 연구에서는 이러한 특성 저하를 방지하기 위해, 채널의 아래 부분에 확장 게이트 구조를 도입된 JL-TFET을 제안하고, 그 전기적 특성을 technology computer-aided design (TCAD) 시뮬레이션을 활용해 확인했다. 그 결과, 확장 게이트로부터 발생하는 프린징 커패시턴스(finging capacitance: Cf)로 인해 채널의 표면 전위가 증가하고 게이트 장악력이 강해진다. 확장 게이트 길이에 따른 전기적 특성 변화는 Cf의 영향과 정전용량 모델(capacitance model)로 정략적으로 분석한다. 증가한 채널 표면 전위로 인해서 동작 전류 (on current: ION)와 SS이 향상된다. 3 nm의 확장 게이트 구조가 있을 때와 없을 때를 비교한 결과, 확장 게이트의 도입이 49.34%의 ION과 6.79%의 SS 향상을 보였다. 이러한 강한 게이트 장악력은 fin 경사 변동에 의한 SS 열화를 억제하는데도 도움이 된다. 최적 길이는 fin 경사 변동에 따른 최소 SS 변화를 기준으로 하였다. 그 결과, 4 nm가 최적화된 길이로 채택되었으며, 확장 게이트가 없을 때 보다 90°에서 78°까지의 fin 경사 변동으로 인한 SS 열화 현상이 59.2% 억제되었음을 확인하였다.
more목차
제1장 서론 1
제2장 소자 구조 및 형성 방법 8
제1절 JL-TFET 소자 구조 8
제2절 JL-TFET 동작 원리 11
제3절 JL-TFET 공정 과정 14
제3장 공정 variation에 따른 전기적 특성 18
제1절 확장 게이트 유무에 따른 전기적 특성 18
제2절 확장 게이트 길이에 따른 전기적 특성 28
제4장 결론 31
참고문헌 32
