원자층 증착법을 이용한 차세대 디램 커패시터용 고유전율 페로브스카이트 박막 연구
Research on High-k Perovskite Thin-Films for Next-Generation DRAM Capacitor using Atomic Layer Deposition
초록/요약
1965년, Gordon Moore는 반도체의 집적 회로(IC)의 성능은 앞으로 24개월마다 2배로 증가할 것이라는 예측을 내어 놓았다. 실제로 공정이 미세화되고 소자의 집적화가 진행됨에 따라 무어의 법칙은 아직까지 현실에서 이루어지고 있다. 그러나 소자의 크기가 축소됨에 따라 디램 커패시터에 전하가 차 있는 상태와 비어 있는 상태가 구별이 잘 가지 않는 문제가 생기고 있다. 그렇기 때문에 커패시터는 높은 정전용량(Capacitance)을 가져야 한다. 커패시터 평판의 표면적(A)을 늘리고 평판 사이 거리(d)를 줄임으로써 높은 정전용량을 얻을 수 있다. 그러나 소자의 집적화로 인해 이는 한계에 도달하였다. 따라서 높은 유전 상수 k를 갖는 High-k 유전 물질을 커패시터의 유전체로 사용해야 한다. 일반적으로 페로브스카이트 물질은 강유전체 특성을 갖기 때문에 높은 유전 상수를 갖는다. SrTiO3/BaTiO3(STO/BTO)는 페로브스카이트 구조를 가지며 격자 상수가 비슷하기 때문에 적층되었을 때 유전 상수가 더욱 증가하는 성질을 갖는다. 현재 산업에서 사용되고 있는 디램 커패시터용 High-k 유전 물질은 ZAZ이다. ZAZ의 유전 상수는 20에서 30 정도이다. 본 연구에서는 단결정으로 결정화되었을 때 유전 상수가 1000 이상까지 나타나는 STO/BTO 박막을 350도 이상의 고온에서 원자층 증착법(ALD)으로 증착하여 STO 박막 상부에 BTO 박막을 in-situ 결정화시켰다. 또한 적층 상태에서 유전 상수가 증가하는 효과 또한 확인하였다. STO의 경우 150까지, BTO의 경우 195까지 유전 상수가 증가하였다.
more목차
제 1 장 서 론 1
제 2 장 배경 이론 2
제 1 절 디램 커패시터 (DRAM Capacitor) 2
제 2 절 페로브스카이트 구조 (The Perovskite Structure) 5
제 1 항 페로브스카이트 구조 (The Perovskite Structure) 5
제 2 항 SrTiO3/BaTiO3 (STO/BTO) 7
제 3 장 연구 결과 10
제 1 절 박막 증착 방법 10
제 1 항 원자층 증착법 (Atomic Layer Deposition, ALD) 10
제 2 항 전자 빔 증착법 (E-beam Evaporation) 14
제 2 절 박막 특성 측정 방법 15
제 1 항 X선 광전자 분광법 (X-ray Photoelectron Spectroscopy, XPS) 15
제 2 항 X선 형광 분석법 (X-ray Fluorescence Spectroscopy, XRF) 16
제 3 항 투과 전자 현미경 (Transmission Electron Microscopy, TEM) 17
제 2 절 전기적 특성 측정 방법 19
제 1 항 프로브 스테이션 (Probe Station) 19
제 3 절 박막 특성 측정 결과 21
제 1 항 원소 및 결정성 분석 21
제 2 항 단차 도포성 분석 27
제 4 절 전기적 특성 측정 결과 29
제 1 항 I-V 측정 결과 29
제 2 항 C-V 측정 결과 31
제 4 장 결 론 33
참 고 문 헌 34
