반도체 공정의 Q-time 관리를 위한 스케쥴링 알고리듬
Scheduling Algorithm for Q-time Management on Semiconductor Manufacturing
- 주제(키워드) Semiconductor , FAB , Q-time , Scheduling
- 발행기관 아주대학교
- 지도교수 박상철
- 발행년도 2018
- 학위수여년월 2018. 2
- 학위명 석사
- 학과 및 전공 일반대학원 산업공학과
- 실제URI http://www.dcollection.net/handler/ajou/000000026884
- 본문언어 한국어
- 저작권 아주대학교 논문은 저작권에 의해 보호받습니다.
초록/요약
본 논문은 반도체 FAB의 Q-time 관리를 위한 스케쥴링 알고리듬을 제안한다. 반도체 공정은 웨이퍼의 생산을 담당하는 FAB과 생산된 웨이퍼의 테스트와 조립을 담당하는 Back-end 로 구성되어있다. 수 십 년 동안 반도체 FAB에서 문제가 되고 있는 것 중 하나는 Q-time 문제이다. Q-time 이란 화학 약품 처리 된 제품이 다음 공정에 도착해야 하는 시간을 의미한다. 만약 제품이 다음 공정에 도착하는데 걸리는 시간이 Q-time을 초과하게 될 경우 제품의 품질하락에 영향을 끼칠 수 있다. 그렇기 때문에 현업에서는 Q-time을 관리하여 제품 경쟁력을 유지하고자 노력하고 있다. Q-time을 초과하는 원인은 크게 1) 계측/검사 공정, 2) 작업자의 Manual 투입, 3) Batch 구성으로 인한 Over 가 있다. 이러한 원인들로 인하여 Q-time을 초과하는 제품을 감소시키기 위하여 본 논문에서는 'Estimated Cycle Time' 알고리듬을 제안한다. Estimated Cycle Time 알고리듬은 Q-time 제약이 있는 공정 구간에서 Lot이 투입 되는 시점에서 다음 공정의 장비와 WIP (Work-In-Process)을 고려하여 Lot의 투입 여부를 결정하는 알고리듬이다. 본 논문에서는 Estimated Cycle Time 알고리듬의 결과를 도출하기 위하여 1995년에 SEMATECH에서 개발된 MIMAC (Measurement and Improvement of Manufacturing Capacities) 모델을 이용한 데이터를 사용하였다. Estimated Cycle Time 알고리듬을 통하여 기존의 방식보다 정체 구간에서 Q-time을 초과하는 Lot의 수를 감소시키는 것을 목표로 한다.
more목차
1장 서론 1
1 절 연구 배경 및 목적 1
2 절 반도체 공정의 Process 5
1 항 FAB 공정의 Process 5
2 항 Back-end 공정의 Process 8
3 절 연구 목표 11
4 절 연구 구성 12
2장 관련 연구 13
3장 단일 정체 구간의 Q-time Over 원인 16
1 절 계측/검사 공정으로 인한 Over 16
2 절 작업자의 Manual 투입으로 인한 Over 17
3 절 Batch 구성으로 인한 Over 19
4장 알고리듬 20
1 절 Estimated Cycle Time 20
2 절 Estimated Cycle Time의 적용 23
5장 구현 및 결과 29
1 절 Estimated Cycle Time의 구현 29
2 절 결과 및 분석 30
6장 결론 및 향후 연구 32
참고문헌 (Bibliography) 34
영문요약 (Abstract) 36
