검색 상세

고속 탐색 알고리즘에 적합한 움직임 추정 전용 ASIP 설계

Design of ASIP for fast search motion estimation algorithms

  • 방호일 (Bang Ho Il, 아주대학교 일반대학원)

초록/요약

본 논문은 고화질 비디오 압축 방식으로 알려진 H.264, MPEG등 고화질 비디오 알고리즘을 효율적으로 처리하기 위한 프로그래머블 프로세서의 구조 및 프로세서 명령어들을 제안한다. H.264의 움직임 추정 알고리즘은 시간적으로 중복된 정보를 제거함으로써 효율적으로 복화를 진행하게 해준다. 특히 전역 탐색은 연산 복잡도가 매우 높으며, 이를 해결하기 위해서 다양한 고속 탐색 알고리즘 또한 제안되고 있다. 제안된 ASIP은 VBSAD 명령어들을 제안하고 명령어를 최적화 하기 위한 하드웨어 구조를 제안하였다. ASIP은 ASIC의 고성능, 저전력의 장점과 DSP의 유연성을 모두 추구하는 접근 방식이다. 제안하는 명령어를 이용하여, HD급의 영상을 처리할 수 있다. 설계된 구조는 Verilog HDL 언어를 이용하여 하드웨어로 구현하였으며 Mentor사의 ModelSim을 이용하여 동작을 검증하였다. 또한 구현된 데이터 처리기는 Synopsys사의 Design Compiler를 사용하여 IBM 0.09um 표준 셀 라이브러리로 합성하여, 합성 결과 약 453K 게이트 크기를 가진다

more

목차

<제 목 차 례>

국문 요약
제목 차례
그림 차례
표 차례

제 1 장 서 론 1
제 2 장 H.264/AVC의 움직임 추정 알고리즘 3
제1절 H.264/AVC의 개요 3
제2절 H.264/AVC의 움직임 추정 4
제 3 장 제안하는 ME ASIP을 위한 전용의 명령어 9
제1절 기존의 SAD 명령어 구조 9
제2절 제안하는 VBSAD 명령어 구조 13
제3절 제안하는 명령어의 하드웨어구조 22
제 4 장 성 능 평 가 33
제1절 제안된 명령어 및 하드웨어 구조의 성능 비교 33
제2절 기존 MESP ver.1과 제안하는 구조의 성능비교 36
제3절 제안한 구조의 하드웨어 성능비교 37
제 5 장 결 론 39
참고문헌 41
Abstract 45

more

목차

<그림 차 례>

그림 2.1 블록 매칭 움직임 추정 5
그림 2.2 가변 블록 크기와 모양 5
그림 2.3 움직임 벡터 예측 7
그림 3.1 SSE4.1 의 MPSADBW 명령어 구조 11
그림 3.2 제안하는 패턴 레지스터 B의 구조 15
그림 3.3 제안하는 명령어 흐름도 16
그림 3.4 제안하는 VBSAD 명령어의 예 18
그림 3.5 DVSS 알고리즘의 탐색 패턴 20
그림 3.6 패턴레지스터 A의 DVSS 알고리즘의 A1 패턴 설정 20
그림 3.7 패턴레지스터 B의 DVSS 알고리즘의 A1 패턴 설정 21
그림 3.8 IME 하드웨어 가속기 구조도 23
그림 3.9 2D SAD 구조도 25
그림 3.10 제안하는 가변 포인트 2D SAD 구조도 26
그림 3.11 VBSAD 연산기 PEG 구조도 27
그림 3.12 비교기 하드웨어 구조도 30

more

목차

<표 차 례>

표 3.1 TMS320C6X DSP의 SAD 명령어 10
표 3.2 제안하는 ASIP의 VBSAD 명령어 13
표 3.3 DVSS 알고리즘의 탐색 패턴 19
표 3.4 제안된 VBSAD 명령어들의 연산 사이클 31
표 4.1 제안된 ASIP과 다른 ASIP과의 스펙 비교 34
표 4.2 제안된 ASIP과 다른 ASIP과의 코드 사이즈 및 연산
사이클 비교 35
표 4.3 제안된 ASIP과 MESP ver.1의 DVSS A1 알고리즘 연산
시간 비교 36
표 4.4 제안된 ASIP과 MESP ver.1의 연산 시간 및 하드웨어
크기 비교 37
표 4.5 하드웨어 크기 비교 39

more
반출 Meta View 목록