균일 LDPC 복호기를 위한 저전력 열 연산 기반 스케쥴 기법
Power Efficient Column Operation-based Message-Passing Schedule
- 주제(키워드) iterative decoding , message passing schedule , LDPC , FEC
- 발행기관 아주대학교
- 지도교수 선우명훈
- 발행년도 2010
- 학위수여년월 2010. 8
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 실제URI http://www.dcollection.net/handler/ajou/000000011142
- 본문언어 한국어
- 저작권 아주대학교 논문은 저작권에 의해 보호받습니다.
초록/요약
LDPC 부호는 대량의 정보처리와 뛰어난 복호 성능을 필요로 하는 시스템에서 적용될 수 있는 차세대 에러 정정 부호이다. 복호 성능은 연산의 정확성과 메시지 전달 알고리즘에서의 복호 스케줄 효율성에 영향을 많이 받는다. LDPC 복호기는 다음 세 가지 방법으로 구현이 가능하다. 모든 중간 메시지 값들을 양자화하여 갱신되는 메시지 값들을 고정 소수점 계산으로 행 연산과 열 연산을 통해 얻는 고정 소수점 복호 방법, MS 알고리즘 (Min-Sum Algorithm)을 사용하여 행 연산의 대략적인 값을 사용하여 체크 함수 유닛의 하드웨어 가격을 줄이는 방법, LDPC 부호의 패리티 검사 행렬을 부분 병렬 LDPC 복호기를 위한 서브 블록으로 나누어 체크 함수 유닛과 비트 함수 유닛을 재사용 가능하게 구성하는 부분 병렬 방법으로 나누어지며 여기에서 고정 소수점 복호 방법과 MS 알고리즘을 이용한 방법들은 LDPC 복호과정에서 계산의 정확성을 떨어뜨리고 부분 병렬 복호 방법은 임의로 구성된 이상적인 LDPC부호의 호환성을 떨어뜨린다. 따라서 이러한 방법의 LDPC 복호기는 수렴시간을 지연시키고 비트 에러 성능을 저하시킨다. 본 논문은 행 연산과 열 연산이 긴밀하게 결합되어 작동하는 고효율 메시지 전달 알고리즘을 사용하여 LDPC 복호기를 구현하였으며, 균일 LDPC 복호기를 위한 효율적인 열 연산 기반 메시지 전달 스케줄 기법을 제안하였다. 효과적인 열 연산 기반 메시지 전달 스케줄 기법을 사용함으로써 불필요한 메모리 접근과 열 연산이 제거된다. 따라서 메모리 접근 횟수가 상당히 줄어들어 이에 따른 전력 소비도 줄어 수 있다. 실험결과는 제안된 LDPC 복호기가 기존에 설계된 LDPC 복호기와 비교하였을 때 에러 정정능력은 그대로 유지한 채 약 27%의 전력 소비를 절약할 수 있음을 보여준다.
more초록/요약
LDPC codes are expected to be an next-generation error correcting code which can be applied to the applications requiring the high-throughput and better decoding performance. Decoding performance is depending on the computational accuracy and the decoding schedule of the message-passing algorithm. The LDPC decoders can be implemented by using the following methods: 1) All of the intermediate messages are quantized, and the messages are obtained from fixed-point computations in the row and column operations. 2) Min-Sum algorithm which is an approximation of the row operation can be applied to reduce the hardware cost for CFUs. 3) Particular LDPC parity check matrix partitioning into sub-blocks for the partially-parallel LDPC decoder should be structured in order to enable re-usability of the CFUs and BFUs. The methods 1) and 2) reduce the computational accuracy of the LDPC decoding. The methodd 3) restricts the compatibility of optimal LDPC codes constructed more randomly. Accordingly, the LDPC decodder using these methods degrades the convergence time of the iterative decoding and the bit error performance of LDPC codes. From this point of view, we propose a partially-parallel LDPC decoder based on a high-efficiency message-passing algorithm in order to improve the LDPC decoding performance and propose a power efficient column operation-based message passing schedule for LDPC decoder. Redundant memory accesses and column operations are removed by using the improved column operation-based message passing schedule. Therefore, the number of memory accesses can be significantly reduced, and thus, power consumption can be also reduced. As a result, the experimental results show that the proposed LDPC decoder can save about 27% power consumption compared with existing designs, with the same error correcting performance.
more목차
제1장 서 론 1
제2장 Low Density Parity Check (LDPC) 부호 4
제 1 절 LDPC 부호 4
제 2 절 Tanner Graph 6
제 3 절 LDPC 채택 표준 분석 7
제3장 LDPC 복호 알고리즘 11
제 1 절 메시지 전달 알고리즘 11
제 2 절 기존 메시지 전달 알고리즘 13
제4장 제안하는 고효율 메시지 전달 알고리즘 17
제 1 절 제안하는 고효율 메시지 전달 스케줄 기법 17
제 2 절 불필요한 열 연산을 줄이기 위한 스케줄 기법 18
제 3 절 제안하는 고효율 메시지 전달 스케줄의 하드웨어 구조 21
제 5 장 성능 평가 25
제 6 장 결론 27
참고문헌 30
Abstract 32
