Smart Power IC용 RESURF LDMOS의 항복전압 설계
Breakdown Voltage Design of RESURF LDMOS for Smart Power IC
- 주제(키워드) RESURF , Breakdown Voltage
- 발행기관 아주대학교
- 지도교수 최연익
- 발행년도 2006
- 학위수여년월 2006. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 본문언어 한국어
초록/요약
전력용 반도체는 다루는 전류의 양이 크기 때문에 주로 수직형 소자의 형태로 만들어져왔다. 그러나 시간이 지날수록 다양한 기능을 가진 소자들을 하나의 칩 위에 구현하고자 하는 시도가 행해졌으며 이에 부응하기 위해 수직형이 아닌 수평형 소자의 연구가 행해진 것이다. LDMOS는 대표적인 스위치의 역할을 하는 수평형 소자로써 높은 항복전압을 얻기 위해 RESURF구조가 적용된 형태로 많이 쓰이고 있다. RESURF구조의 특성상 구현하고자 하는 항복 전압에 적합한 농도의 에피층을 키워야 한다. 그렇기 때문에 하나의 칩 위에서 구현할 수 있는 항복전압이 제한되어 모놀리식 IC에서 다수의 항복전압을 구현하기기 어렵다. 다양한 항복전압을 가진 소자들의 구현이 어렵다는 것은 집적화에 아주 치명적인 것으로써 본 연구에서는 항복 전압이 전계의 적분으로 나타남을 이용하여 전계를 해석적인 방법으로 분석하여 보았다. 최대 항복전압을 얻기 위한 최적 에피 길이이하의 영역에서는 수평방향의 표면 전계의 첨두치가 항복을 결정하기 때문에 수평방향의 표면 전계만을 2차원 소자 시뮬레이터로 분석하여 보았다. 전계의 모양을 통해 사다리꼴의 전계근사를 시도하였으며 해석적인 방법과 시뮬레이션의 결과를 비교하여 항복전압을 에피 길이의 함수로써 나타낼 수 있음을 확인하였다.
more초록/요약
Power devices are mainly manufactured in the way of vertical structures because of the high current and voltage to be dealt. But as time goes on, many engineers are trying to realize smart power transistors on a chip with complex functions. To satisfy this increasing requirement, lateral devices started to replace the vertical devices. LDMOS is a representative switching device in power devices which was designed with RESURF structure to improve the breakdown voltages. RESURF structures are essential to grow thin epi layer with proper concentration on the substrate, therefore, the number of transistors we want to realize should be limited if there were not additional complex processes. It is fatal demerit for IC that we can't realize transistors with different breakdown voltages on a chip. In this study, we approached this problem with simple concept and basic equations which are used all over the semiconductor physics and analyzed the electric field, especially the surface electric filed. As long as the epi length is within the optimum length in RESURF LDMOS, breakdown occurs due to the peak value of the surface electric field. We tried to approximate the lateral electric field to a linear equation for us to analyze and obtained simple analytic equation to calculate the breakdown voltage. We verified our approximation method by 2D simulation program, ATLAS and the results have achieved good agreement with analytic results.
more목차
<본 문 차 례>
제 1 장. 서 론 1
제 2 장. 본 론 4
제 1 절. RESURF LDMOS 구조 4
제 2 절. LDMOS 내부의 전계 분포 7
제 3 절. 표면 전계의 해석 12
제 3 장. 시뮬레이션 결과 및 고찰 14
제 4 장. 결 론 20
참고문헌 21
ABSTRACT 22
부록 23
<그 림 차 례>
그림 1. 에피층의 농도에 따른 RESUF의 원리 2
(a) 에피층의 농도가 높은 경우
(b) 에피층의 농도가 낮은 경우
그림 2. 에피층의 길이에 따른 RESURF의 원리 3
(a) 에피층의 길이가 긴 경우
(b) 에피층의 길이가 짧은 경우
그림 3. RESURF LDMOS의 단면도 4
그림 4. LDMOS 내부의 전계 분포 7
그림 5. 수직 접합의 전하와 전계 분포 8
그림 6. 에피 길이에 따른 표면 전계 분포 9
그림 7. 기존의 전계 근사법 10
그림 8. 최적 에피 길이의 결정 11
그림 9. 표면 전계의 선형적 근사 12
그림 10. 에피 길이에 따른 표면전계와 수직 전계의 비교 15
(a) 에피 길이=6um 인 경우의 표면 전계와 수직 전계
(b) 에피 길이=12um 인 경우의 표면 전계와 수직 전계
그림 11. 에피 길이가 다른 두 경우의 표면 전계의 비교 16
그림 12. 서로 다른 에피 길이에 대한 항복 전압의 비교 17
그림 13. 서로 다른 에피 길이에 대한 표면 전계의 분포 18
그림 14. 시뮬레이션 결과 VS 기존의 결과 VS 제안된 해석적 결과 19
<표 차 례>
표 1. 시뮬레이션에 사용된 LDMOS의 변수 14
