고장 물리 기반 임베디드 S/W의 테스트 전략 및 테스트 데이터 생성
A Test Strategy and Test Data Generation for Embedded S/W based on Failure Physics
- 주제(키워드) 임베디드 소프트웨어 , Test , Validation Verification
- 발행기관 아주대학교
- 지도교수 장중순
- 발행년도 2006
- 학위수여년월 2006. 2
- 학위명 박사
- 학과 및 전공 일반대학원 산업공학과
- 본문언어 한국어
초록/요약
최근 임베디드 시스템의 급성장으로 인하여 다양한 기능을 갖는 제품들이 출시되고 있으며 이는 복잡한 알고리즘이 구현된 임베디드 S/W를 탑재하고 있다. H/W는 과거 수많은 연구를 통해 규격화되어 있는 테스트기법들이 많이 있기 때문에 상당히 안정화 되어있어 같은 부품 및 기능을 갖는 임베디드 시스템의 경우 S/W에 의해서 그 품질이 좌우된다. 임베디드 S/W의 품질을 보증하기 위해서는 가능한 많은 경우의 수를 테스트해야 한다. 그러나 제품 개발 사이클이 점차 짧아짐에 따라 테스트 가용 시간도 짧아졌기 때문에 단시간 내에 품질을 보증할 수 있도록 체계적인 테스트 절차 및 테스트 방법론이 필요하게 되었다. 본 연구에서는 위와 같이 짧은 시간 내에 가능한 많은 오류를 검출해야만 하는 문제점을 극복하기 위해서 오류에 구조적으로 접근 가능한 테스트 전략과 오류의 검출도를 높이기 위한 테스트 데이터 생성방법을 다음과 같이 제시하였다. 테스트 수행에 앞서 스펙을 추상적인 상태를 표현하는 c-Logic과 개별 단위의 행위를 수행하는 u-Logic으로 구분하였으며, 로직간의 관계 표현 및 테스트 오라클 생성을 위해 2-Stage FALM모델링 방법과 스펙을 기술 방법을 제시하였다. 오류에 구조적으로 접근하기 위해서 임베디드 S/W가 참조하고 있는 데이터의 검토, 2-Stage FALM의 u-Logic 우선순위에 따른 개별 u-Logic에 대한 검사, 같은 자원을 공유하는 u-Logic간의 검사, c-Logic 검사, 그리고 시스템이 가질 수 있는 실제 환경을 테스트 시나리오에 대한 시험의 절차를 갖는 단계적 테스트 전략을 제시하였다. 각 테스트 단계에서 오류 검출도가 높은 테스트 데이터를 생성하기 위해서 임베디드 S/W에서 고장 원인이 고장 현상으로 발전해가는 메커니즘을 분류하였고, 이를 활용한 고장 물리기반의 테스트 데이터 생성방법을 제시하였다.
more목차
제 I 장 서 론 1
1.1. 연구의 배경 및 목적 1
1.2 관련연구 5
1.2.1 테스트 전략적인 접근법 5
1.2.2 모델 기반의 테스트 방법론 6
1.2.3 고장 특성기반 테스트 방법론 8
1.3 연구의 범위 및 구성 10
제 II 장 Logic 단위 단계적 테스트 14
2.1 서론 14
2.2 Logic의 분류 및 S/W 모델링 17
2.2.1 임베디드 S/W Logic의 분류 17
2.2.2 c-Logic FSM 과 c-Logic Flow Chart의 병합 모델링 19
2.3 Logic의 기술 22
2.4 단계적 테스트 절차 25
2.4.1 관찰변수의 선정 26
2.4.2 데이터 검사 27
2.4.3 u-Logic 검사 27
2.4.4 같은 자원을 공유하는 u-Logic간의 검사 30
2.4.5 c-Logic 검사 30
2.4.6 시나리오기반 시험 31
제 III 장 임베디드 S/W의 고장 물리 33
3.1 서론 33
3.2 고장 물리 34
3.3 임베디드 S/W의 고장 속성 36
3.3.1 임베디드 S/W 고장모드 39
3.3.2 메커니즘적인 고장 원인 42
3.3.3 메커니즘적인 고장 원인의 적용 50
3.4 메커니즘적인 고장원인과 고장모드와의 관계 53
제 IV 장 고장 물리 기반 테스트데이터 생성 54
4.1 서론 54
4.2 센서 입력신호 처리 과정의 u-Logic 54
4.2.1 메커니즘적인 고장원인 : “잡음신호에 의한 급격한 변동” 55
4.2.2 메커니즘적인 고장원인 : “조건의 중복” or "조건의 부재“ 56
4.2.3 메커니즘적인 고장원인 : “부정확한 내부데이터“ 60
4.2.4 메커니즘적인 고장원인 : “경쟁“ 61
4.3 다중 분기를 가지고 있는 u-Logic 62
4.3.1 메커니즘적인 고장원인 : “분기 문 시간차” 63
4.4 방향을 갖는 출력장치를 제어하는 u-Logic 66
4.4.1 메커니즘적인 고장원인 : “떨림”, “출력의 시작과 중단시점의 처리 부정확”, “출력 중단시점의 공차 부정확” 67
4.5 같은 변수로 의사결정을 수행하는 u-Logic 67
4.5.1 메커니즘적인 고장원인 : “인터럽트 변수의 직접 참조” 69
4.6 c-Logic간의 전이 69
4.6.1 메커니즘적인 고장원인 : c-Logic “경쟁” 70
제 V 장 단계적 테스트 및 고장 물리기반 테스트 데이터 생성 방법에 대한 검증 73
5.1 서론 73
5.1.1 차량용 온도 컨트롤러 73
5.1.2 테스트의 흐름 및 테스트 시스템 구조 76
5.2 TC 로직 모델링 및 스펙의 기술 79
5.3 TC 검증 82
5.3.1 기준정보 검사 83
5.3.2 u-Logic 검사 83
5.3.3 u-Logic & c-Logic 간의 검사 85
5.3.4 시나리오 기반 시험 91
5.4 테스트 결과 91
제 VI 장 결 론 94
참 고 문 헌 98
Abstract 113
