능동 바이어스 회로를 이용하여 선형화된 CMOS 전력 증폭기
Linearized CMOS Power Amplifier having Active Bias Circuit
- 주제(키워드) CMOS+Power Amplifier+Cascode+Bias Circuit
- 발행기관 아주대학교
- 지도교수 이해영
- 발행년도 2006
- 학위수여년월 2006. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 본문언어 한국어
초록/요약
본 논문에서는 능동 바이어스 회로를 이용하여 선형성이 개선된 CMOS 캐스코드 전력 증폭기를 설계하였다. CMOS 공정을 이용한 전력 증폭기 설계 시 트랜지스터의 낮은 항복 전압과 높은 무릎 전압으로 인해 높은 출력을 갖는 전력 증폭기 설계에 많은 어려움을 갖고 있다. 이에 본 논문에서는 공통 소스와 게이트 구조가 캐스코드로 연결되어 있는 일반적인 캐스코드구조에 두꺼운 옥사이드 트랜지스터를 사용하여 얇은 옥사이드 트랜지스터를 사용하는 구조 보다 최대 허용 공급전압을 더 높여 단일 구조의 전력증폭기 보다 출력단에서 더 큰 전압스윙을 갖도록 했다. 따라서 두꺼운 옥사이드 트랜지스터를 사용한 캐스코드 구조는 CMOS의 낮은 항복전압에 의한 영향을 줄일 수 있다. 또한, 설계된 증폭기는 능동 바이어스 회로를 이용하여 그 선형성을 개선시켰다. 능동 바이어스 회로는 트랜지스터와 저항, 그리고 RF 커플링 커패시터로 구성되어 있다. 사용된 바이어스 회로는 간단하고 추가적인 DC 전력 소모가 없으므로 다른 선형성 개선 방법에 비해 CMOS 전력 증폭기의 단일칩화에 장접을 갖고 있다. 측정 결과 일반적인 단일 캐스코드 전력 증폭기 보다 P1dB는 약 2.3dB, IP3는 약 2.5dB 증가하였고 이때 증폭기의 출력은 19.2dBm으로 나타났다. 증폭기에 사용된 능동 바이어스 회로는 추가적인 전력 소모 없이 선형성을 개선시킬 수 있는 것으로 단일 CMOS 캐스코드 증폭기에 적용시켜 TSMC 0.18um 공정을 이용하여 제작하였다. 그 결과 선형성이 개선된 전력 증폭기를 설계할 수 있었고 이에 대한 연구는 더 나은 선형성을 갖는 CMOS 전력 증폭기 설계를 가능하게 할 것으로 기대된다.
more목차
제 1 장 서론------------------------------------------ 1
제 2 장 전력 증폭기 설계 기본 이론 ---------------------3
제 1 절 증폭기의 동작 급(Class) 구분---------------3
제 2 절 증폭기의 안정도--------------------------- 5
제 3 절 증폭기의 전력 이득-------------------------7
제 4 절 증폭기의 비선형특성 및 선형화기----------------9
제 5 절 증폭기의 입/출력 정합 회로--------------------16
제 3 장 CMOS 전력 증폭기 설계-----------------------19
제 1 절 캐스코드 증폭기---------------------------19
제 2 절 능동 바이어스 회로------------------------20
제 3 절 전력 증폭기 설계-----------------------------23
제 4 절 레이아웃 및 제작-----------------------------25
제 4 장 CMOS 전력 증폭기 측정 및 분석---------------28
제 1 절 설계 및 측정 구성-----------------------------28
제 2 절 개선된 선형성 분석 및 검토-----------------30
제 5 장 결론-----------------------------------------36
참고 문헌-------------------------------------------38
Abstract--------------------------------------------42
