RF CMOS 공정을 이용한 5 GHz 대역 전압제어발진기와 8/9 주파수 분주기 설계
The Design of 5 GHz VCO and 8/9 Dual Modulus Prescaler Using RF CMOS Process
- 발행기관 亞洲大學校 大學院
- 지도교수 李海英
- 발행년도 2005
- 학위수여년월 2005. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 본문언어 한국어
초록/요약
본 논문에서는 무선통신 시스템에서 점점 입지가 넓어지고 있는 직접 변환 방식에 쓰일 전압 제어 발진기와 8/9 주파수 분주기를 Hynix 0.18 um RF CMOS 공정을 이용하여 설계, 제작하였다. 직접 변환 방식에 쓰이는 주파수 합성기의 설계에는 직접 변환 구조 자체의 특성으로 인한 DC offset이나 주파수 풀링(Pulling) 등의 문제점이 있어 이를 해결할 방안이 요구되며, 본 논문에서 그 문제 해결 방안에 대해 고찰하였다. 제작된 전압 제어 발진기는 인덕터와 배랙터 다이오드, 그리고 Latch 형태의 PMOS와 NMOS 트랜지스터를 사용하여 설계하였고, 측정결과 1.8V의 전원에서 약 4.6 mA의 전류를 소모하며 전력 소모는 8.3 mW이다. 위상잡음은 중심주파수 2.11 GHz에서 1 MHz 떨어진 곳에서 약 -124 dBc/Hz의 특성을 나타내었다. 한편, 설계된 8 또는 9 의 분주비를 갖는 전단 분주기는 일반적인 마스터(master), 슬레이브(slave) D 플립플롭(flip-flop)을 이용한 1/2 분주기를 이용하여 1.8V의 전원에서 최대 동작 주파수는 10 GHz이며, 6.2 mA의 전류를 소모하며, 전력소모는 11.26 mW 이다.
more초록/요약
In this thesis, a 5 GHz voltage controlled oscillator and 8/9 dual modulus prescaler for direct conversion application is designed and fabricated using Hynix 0.18 um RF CMOS process. The frequency synthesizer design for direct conversion application has DC offset and frequency pulling problems. Thus, the way to solve these problems is required. In this thesis, the solution is proposed. The fabricated VCO is composed of inductor, varactor, PMOS and NMOS Transistors of latch type. The VCO achieves the phase noise of -124 dBc/Hz at 1 MHz offset from 2.11 GHz with bias of 4.6 mA, 1.8 V. The power consumption is about 8.3 mW. The designed 8/9 dual modulus prescaler achieves a maximum operating frequency 10 GHz with bias of 6.2 mA, 1.8 V. The power consumption is about 11.26 mW.
more목차
차례
● 국문요약
● 표차례
● 그림차례
제 1 장 서론 = 1
제 2 장 직접 변환 방식의 주파수합성기 고찰 = 3
제 3 장 트랜지스터의 잡음 특성 = 5
제 1 절 채널 열잡음 (Channel thermal noise) = 6
제 2 절 플리커 잡음 (1/f noise) = 6
제 3 절 열잡음 (Thermal noise) = 7
제 4 장 위상잡음 = 8
제 1 절 위상잡음의 정의 = 8
제 2 절 위상잡음의 특성 = 9
제 3 절 무선 통신에서 위상잡음의 영향 = 10
제 5 장 발진기의 설계 방법 = 13
제 1 절 발진기의 기본 이론 = 13
제 2 절 발진기의 해석 및 설계, 제작 방법 = 13
제 6 장 주파수 분주기의 설계 방법 = 28
제 1 절 위상 잠금 루프 (Phase Locked Loop) = 28
제 2 절 주파수 분주기 (Frequency Dividers) = 34
제 7 장 결론 = 52
참고문헌 = 53
